- (1) Spesifikasjons-språk for sammensatte HW/SW systemer
Oppgaven går ut på å sette seg inn i ulike språk som finnes eller er foreslått for spesifikasjon av systemer sammensatt av maskin og programvare. Det skal legges vekt på de språk som er aktuelle for såkalt HW/SW codesign. Diskusjonen om hvorvidt det er mulig å ha ett slikt språk skal også berøres. Dersom det blir tid kan studenten også foreslå egenskaper i ett nytt (og bedre) språk. Oppgaven vil i hovedsak være ett litteraturstudium. Et startpunkt er den nye boka System Synthesis with VHDL skrevet av Zebo Peng m.fl.Faglærer: Lasse
Veileder: Knut og Lasse
Har meldt interesse: Dag Rognlien - (2) Utviklingsomgivelser for samkonstruksjon av maskinvare
og programvare (Eng. HW/SW codesign)
I systemer som består av både maskinvare og programvare har disse to deler vært sett i sammenheng av konstruktøren(e), men ellers vært konstruert hver for seg. En ny utviklingstendens er å konstruere systemet uten hensyn til realisering og senere foreta en oppdeling i maskinvare eller programvare evt. i mellomløsninger av ulike "hårdhetsgrader". Det foregår forskning og utvikling når det gjelder metoder og hjelpemidler for slik samkonstruksjon, og det skal foretas en litteraturstudie og en vurdering av hva som er gjort på dette området.Faglærer: Olav Landsverk, Lasse eller Pauline
Veileder: Olav, Lasse eller Pauline - (3) HW/SW modem
Oppgave rundt spesifikasjon/konstruksjon av et maskinvare/programvare modem der man bruker så få eksterne komponenter som mulig. Maskinvaremengden reduseres ved å legge mere av funksjonaliteten over i programvare. Oppgave i samarbeid med Atmel ved Gaute Myklebust. Oppgaveteksten er enda ikke klar, men den vil bli å finne fra DM-gruppas hjemmeside under "diplomoppgaver".Faglærer: Pauline, Gunnar eller Lasse
Veileder: Gaute Myklebust el. N.N. Atmel Norge.
Har meldt interesse: Rune Nakim er litt interessert, ønsker mere info. Stein Kjølstad (prior-1) Morten Hartmann (prior-4) Rune Nakim (prior-2) (4) Utprøving av CoWare
Verktøyet CoWare benyttes i HW/SW codesign og skal prøves ut ifm. CoDeVer-prosjektet. CoWare kan benyttes ifm. hurtig prototyping (v/ hjelp av FPGA eller store emulatorer). Oppgaven vil bli utført i samarbeid med Sintef ECY i Oslo eller en av de andre bedriftene som inngår i CoDeVer -prosjektet.Faglærer: Lasse
Veileder: Eli Skyberg Sintef Oslo eller andre, Lasse
Har meldt interesse: Stein Kjølstad (prior-5)- (5) Bruk av UML for spesifikasjon av protokoller for grensesnitt
mellom HW og SW
Oppgave knyttet til CoDeVer-prosjektet i samarbeid med Kjetil Svarstad, Sintef, Trondheim. Oppgaven er desverre ikke klar enda, kontakt faglærer.Faglærer: Lasse
Veileder: Kjetil Svarstad, N.N. Sintef Trondheim og Lasse
Har meldt interesse: Rune Nakim er litt interessert, ønsker mere info. - (6) PSI/SI Co-prosessor
Tandberg Television utvikler utstyr for håndtering av MPEG-2 TV-signaler. Sentralt i slikt utstyr står håndteringen av såkalt PSI/SI informasjon (PSI- Program Specific Information, SI - Service information). Dette er data som er pakket inn i MPEG-2 transport strømmer som, før de kan analyseres og gjøres nytte av, må pakkes ut og presenteres seksjonsvis for en database. En slik datastrøm består av data som ikke endrer seg særlig ofte, men reptisjonsraten for informasjonen er så høy at bitraten blir vanskelig for en CPU å håndtere i programvare. Oppgaven går ut på å utrede og utvikle en metode for ekstrahering av PSI/SI data fra en MPEG-2 transportstrøm der designet skal partisjoneres i en maskinvare og en programvare del. Innledningsvis skal studenten vurdere aktuelle metoder og verktøy for HW/SW co-design med vekt på spesifikasjons og konstruksjonsmåter som tillater at en utsetter partisjoneringen mellom maskin- og programvare så lenge som mulig. Målet er en løsning som er best mulig både i forhold til areal bruk i maskinvare (FPGA) og i forhold til belastning på CPU'en i systemet. Kandidaten må ha kjenskap til FPGA teknologi, forståelse for sanntids datasystemer og gode kunnskaper innen programmering. Dersom tiden tillater det skal eventuelle løsninger testes ut på maskinvare utviklet av Tandberg Television.Faglærer: Pauline eller Lasse
Veileder: Jarle Johnsen, Tandberg Television ASA , Lysaker. E-mail: jarle.johnsen@tandbergtv.no, tlf: 6711 6245
Har meldt interesse: Stein Kjølstad (prior-4) - (7) HW/SW codesign/simulering/verifikasjon
Oppgave i samarbeid med Tandberg Data, Oslo. Oppgaven er ikke klar enda, kontakt faglærer hvis du er interessert.Faglærer: Lasse
Veileder: Jakob Gakkestad el. N.N. Tandberg Data, Lasse IDI
Har meldt interesse: Rune Nakim er litt interessert, ønsker mere info.
Generelt: Evolusjonær maskinvare er ein designmetode som gir moglegheiter som ikkje er mogleg med dagens tradisjonelle designmetodar. Prinsippa bak evolusjonær maskinvare, Genetic Algorithms (GA) og Genetic Programming (GP) kjem frå AI. Oppgåver som robotstyring, FPGA-design og adaptiv maskinvare er nokre anvendelse områder for evolusjonær maskinvare.
- (8) Adaptiv maskinvare basert på evolusjon
Design av adaptiv maskinvare der maskinvaren består av ein Digital Signal Processor (DSP) og ein FPGA-krets. Det skal brukast ei maskinvare implementert GA til å bestemme verkemåten til eit filter implementert i ein DSP. Det ferdige systemet skal kunne endre på filteret ved å la evolusjonen finne filter koeffisientar som gir eit ønskt utgangssignal. Det er ikkje forventa kunnskap innan digital signalbehandling. Oppgåva skal utførast på eksisterande maskinvare. Til evolusjon skal det brukast ei eksisterande GA-pipeline. Stikkord: GA, FPGA-design, DSP, VHDL
Faglærer: Pauline eller Gunnar
Veileder: Pauline og/eller Gunnar
Har meldt interesse: Morten Skoglund (prior-1) Thomas Jøndal (prior-2 sammen med Morten S) - (9) Robot kontroller basert på Dynamic State Machine
(DSM)
For å gjere ein robot tilpasningsdyktig til omgivelsar og feil i maskinvare er kontrollaren for roboten bygd opp av ei DSM og ei GA- pipeline. Roboten sin reaksjon på omgivelsar som er basert på signal frå sensorar skal vere resultat av ein evolusjonsprosess. Evolusjonsprosessen skal kunne endre roboten sin reaksjon ved endringar i omgivelsane eller ved feil på roboten. Morten Hartmann og Espen Tislevoll har utvikla eit design for DSM som skal testast og integrerast på ein FPGA-brikke saman med ei maskinvare implementert GA-pipeline. Det ferdige designet skal brukast til å styre ein robot frå Lego Mindstorm. Stikkord: GA, DSM, robotar, FPGA, VHDL
http://www.cogs.susx.ac.uk/users/adrianth/ecal95/paper.html http://www.dai.ed.ac.uk/daidb/papers/documents/rp802.htmlFaglærer: Pauline eller Gunnar
Veileder: Pauline og/eller Gunnar
Har meldt interesse: Espen Tislevoll (prior-3) Morten Hartmann (prior-3) - (10) Design av RF/IR grensesnitt mellom robot og eksternt
utstyr
For å kunne lagre oppførsel og evaluere ein robot sin oppførsel skal det utviklast tovegs data kommunikasjon mellom ein mobil robot og stasjonært utstyr. Roboten er basert på Lego mindstorm. På robot sida av designet skal det og vere grensesnitt mellom sensorar og motorer og eit eksisterande kretskort. Det må designast eit kretskort til roboten og eit til det stasjonære utstyret. Stikkord: kretskort design, komunikasjon, sensorar, RF, IRFaglærer: Pauline eller Gunnar
Veileder: Pauline og/eller Gunnar
Har meldt interesse: Kyrre Sletsjøe. Tor A. Olaussen (prior 1) Thomas Jøndal (prior-2) - (11) Variasjon av seleksjon for GA
For å prøve ut meir naturlege mekanismar for seleksjon for GA skal det utførast forsøk med seleksjon. Det skal prøvast ut seleksjonsmekanismar som har moglegheit for å velje individ frå forskjelige steg i evolusjonsprosessen. Seleksjonsmekanismane skal prøvast ut på eksisterande GA-pipeline. Oppgåva har mange variasjons moglegheiter og er open for innspel. Stikkord: GA, seleksjon, mutasjon, VHDLFaglærer: Pauline eller Gunnar
Veileder: Pauline og/eller Gunnar
Har meldt interesse: Eivind Vea (prior-2), Mathis Landsverk (prior-1) - (12) Design for delvis dynamisk konfigurasjon av FPGA
Ved DM-Gruppa er det utvikla eit kretskort av Åge Stien. Kortet består av ein Virtex FPGA-krets og ein ARM mikrokontroller. Det skal utviklast eit prototype design for å bruke FPGA-kretsen sine eigenskapar til å vere sjølvkonfigurerande. Stikkord: FPGA-design, mikrokontroller, VHDL, konfigurasjonsdata. http://www.xilinx.com/products/virtex.htm http://www.arm.com/Documentation/Overviews/Faglærer: Pauline eller Gunnar
Veileder: Pauline og/eller Gunnar
Har meldt interesse: Espen Tislevoll (prior-1), Mathis Landsverk (prior-2) - (13) HDL-kode generering
Bruk av GA/GP som eit designverktøy for HDL. Det skal gjøres forsøk på å automatisk generere HDL-kode ut fra spesifikasjon av funksjonalitet. GA/GP er tenkt brukt til å generere kode som kan simuleres for så å gi tilbake melding til GA/GP. Stikkord: VHDL, simulering, GA/GP, script. http://smi-web.stanford.edu/people/koza/Faglærer: Pauline eller Gunnar
Veileder: Pauline og/eller Gunnar
Har meldt interesse: Eivind Vea (prior-1) - (14) Elektronisk representasjon av gener
Oppgåva er retta mot å kunne gi ein elektronisk representasjon av gener og gensekvensar. Eit forslag er bruk av Celluar Automata (CA) i kombinasjon med evolusjon. Den elektroniske representasjon skal brukast til å modelere korleis informasjon i gener blir brukt i naturleg samanheng. Stikkord: CA, GA, DNA
http://smi-web.stanford.edu/people/koza/ http://www.hip.atr.co.jp/~degaris/ http://www.runet.edu/~dana/ca/ca.htmlFaglærer: Pauline eller Gunnar
Veileder: Pauline og/eller Gunnar
Har meldt interesse: Morten Hartmann (prior-2) Rune Nakim (prior-3)
Generelt: Leslie Valiant har foreslått den såkalte BSP (Bulk Synchronous Parallel) modellen som teoretisk grunnlag for realisering av framtidens parallelle datamaskiner. BSPlab er utviklet ved IDI, NTNU og er en god omgivelse for utvikling, debugging og kjøring av BSP-programmer under Windows. BSP-programmene utvikles under Windows Visual C++ og følger BSPlib en standard for parallell programmering. Omgivelsen vi har utviklet gjør det mulig å prøve ut ulike parallelle applikasjoner på ulike parallelle arkitekturer samt å måle ytelsen man kan oppnå, avsløre flaskehalser m.m. Alstå et virtuelt laboratorium for utprøving av BSP-konseptet. BSPlab er fritt tilgjengelig: http://www.idi.ntnu.no/bsplab/ og har brukere bl.a. i Storbritannia, Singapore, og Nederland. Se også BSP world wide.
- (15) Evaluering og kalibrering av BSPlab
Dagens BSPlab inneholder ytelsesmodeller av flere ulike parallell arkitekturer og varianter av disse. Eksempler er distribuert delt lager (DSM) og NOW (Network of Workstations). For å få fastsatt hvor gode disse ytelsesmodellene er, er det ønskelig å prøve dem ut via flere skreddersydde enkle testprogram. Hvert testprogram vil typisk være en syntetisk (kunstig) last som belaster den aktuelle arkitekturen på en spesiell måte som gjør det lett å sjekke om de ytelsestall BSPlab gir er gode eller dårlige. Et knippe slike testprogrammer vil kunne brukes for å kalibrere modellene i BSPlab. Foruten å sette seg inn i BSPlib og BSPlab vil et godt utgangspunkt være de såkalte PARKBENCH arbeidet. Se også artikkelen A Multilevel Simulation Study Linking Parallel Applications to Executable and Realisable Hardware Models.Faglærer og veileder: Lasse
- (16) Viderutvikling av BSPlab (DM og PS)
Det er en rekke utvidelser av BSPlab som vil kunne gjøre det til et bedre system for utprøving av BSP applikasjoner og BSP arkitekturer. Mere om dette kan finnes i Appendix A i Dybdahl og Uthus sin diplom-oppgave, se Web-siden for BSPlab. Spesielt kan nevnes:- Utvidelse av BSPlib med såkalt nivå-1-utvidelser som inneholder høynivå funksjonskall for parallell-programmering
- La en prosessor emulere flere virtuelle prosesser (dvs. utnyttelse av parallel slakk)
- Bedre modellering av prosessor i BSPlab, f.eks. modellere bruk av cache.
- Bedre håndtering av utskrift/resultater fra kjøring gjennom flervindus-grensesnitt og/eller visualisering.
- Interaktivt kontroll-panel for oppsetting av BSPlab eksperimenter.
- Flytting av BSPlab til LINUX, vurdering av hvilke fordeler det kan ha, samt utvidelser av BSPlab.
Faglærer og veileder: Lasse
- (17) Utprøving av samspill mellom applikasjon og arkitektur på BSPlab
Det begynner etterhvert å komme en del parallelle applikasjoner skrevet i C eller C++ med BSPlib og som følgelig kan kjøres på BSPlab. Oppgaven går ut på å prøve ut en eller flere slike på BSPlab for ulike type parallelle arkitekturer. Etterfølgende evaluering av arkitekturene mhp. egnethet for de valgte BSP-applikasjoner.Faglærer og veileder: Lasse
Har meldt interesse: Steinar Line (prior-2) - (18) BSPlab som PRAM simulator
I BSPlab skal en kunne sette arkitektur-parametrene slik at en simulerer en såkalt PRAM-model. Natvig har i perioden 88-91 evaluert noen parallelle sorterings algoritmer. Oppgaven går ut på å ta opp tråden fra dette arbeidet, evt. velge andre algoritmer for kjøring på BSPlab som PRAM-modell. Det kan være aktuelt å ta opp noe av Natvigs tidligere arbeid rundt parallel sortering, se f.eks. Logarithmic Time Cost Optimal Parallel Sorting is Not Yet Fast in Practice! fra Proceedings of SUPERCOMPUTING-90Faglærer og veileder: Lasse
Har meldt interesse: Steinar Line (prior-1) - (19) Algoritmeutprøving på BSPlab (tungregning)
Hvis du er interessert i parallelle algoritmer eller tungregnings-applikasjoner (Eng. Computational Science and Engineering (CS&E)) kan en aktuell oppgave være å prøve ut noen slike på BSPlab. Du kan gjerne selv ha en ide om hva slags algoritme eller applikasjon du er interessert i.Faglærer og veileder: Lasse
- (20) BSPlib på Scali superdatamaskin
(For DM og PS studenter)
Implementasjon av BSPlib (se f. eks. tutorial) på Scali's superdatamaskiner. Om tiden tillater det skal de såkalte level-1 utvidelser også implementeres. Implementasjonen skal utnytte delt minne egenskapene til Scali's sammenkoblingsnettverk, SCI (Scalable Coherent Interface, ANSI/IEEE Std. 1596-1992). Oppgaven vil inbefatte komparative sammenligninger mellom implementasjonen på Scali's maskiner og andre, f. eks. Cray T3E og IBM SP. Oppgaven vil kreve nær kjennskap til Scali's maskiner. Oppgaven utføres i Scali's lokaler på Hvam utenfor Oslo.Faglærer: Lasse Natvig
Veileder: Dr. Scient Knut Omang, Scali og Lasse Natvig, IDI. - (21) OpenMP på Scali (For DM og PS studenter)
OpenMP er et nytt initiativ for å standardisere parallell programmering basert på en delt minne abstraksjon. Dette er generelt ansett som å gi enklere programmering enn meldingsutveksling. OpenMP er et sett av kompilator direktiver, biblioteksrutiner og omgivelses-variable for å standardisere denne typen programmering. Oppgaven går ut på å sette seg inn i OpenMP, og å modellere ytelsen til noen typiske OpenMP parallelle konstruksjoner på tre mulige implementasjoner av OpenMP på Scali's distribuert minne maskiner. Enkle ytelses modeller må utvikles for:- Distribuert delt lager, f. eks. ThreadMarks
- Via kildekode-oversetting fra OpenMP til MPI
- En hybrid mellom meldingsutveksling og SCI's delte minne arkitektur
Faglærer: Lasse Natvig
Veileder: Håkon Bugge Scali, Lasse Natvig IDI, og Mats Brorsson ved Lund Universitet. - (22) Utprøving av SimOS
SimOS er et forskningspreget ved Stanford University som gjør det mulig å simulere applikasjoner, operativsystemer og maskinvare. Prosjektet har noen av de samme målsettinger som BSPlab. SimOS er fritt tilgjengelig. Oppgaven går ut på installere verktøyet samt å eksperimentere med bruk av verktøyet for oppgaver knyttet til undervisning i DM-gruppa samt aktivitetene rundt BSPlab prosjektet.Faglærer og veileder: Lass
Har meldt interesse: Steinar Line (prior-3)
Merk at det også under pkt. "(B) evolusjonær maskinvare" er oppgaver der syntese og VHDL er viktige elementer.
- (23) Arkitektursyntese fra høynivå
maskinvarebeskrivende språk
Høynivå maskinvarebeskrivende språk (HDL, Hardware Description Languages) blir viktigere jo mere komplekse systemer som konstrueres. Slike språk kan benyttes for beskrivelse og simulering av datamaskinsystemer, delløsninger og komponenter. Vha. digital syntese kan overgangen fra relativt abstrakte oppførselsbeskrivelser til digital implementasjon i en stor grad automatiseres, og målteknologien kan endres uten (større) endringer i beskrivelsen. Avhengig av hvilken underliggende teknologi det syntetiseres mot, og hvilken "design-stil" som benyttes, kan resultatet bli mere eller mindre bra. Oppgaven kan etter studentens ønske vinkles mot å vurdere hvor egnet slike språk generelt er for å beskrive og syntetisere datamaskin-arkitekturer, eller mot å bruke tilgjengelige verktøy for å vurdere kvalitet og "stil"-avhengighet for syntese mot FPGA-teknologi. (For bruk av verktøy må det tas forbehold om at vi klarer å skaffe adgang til slike høynivå verktøy. Få bedrifter i Norge bruker dette nå, og verktøyene er kostbare. Oppgaven kan derfor bli en del preget av litteraturstudium.) Noen relevante pekere er:- SYNT fra Synthesia (Cadence Alta Group)
- DSS fra Univ. of Cincinatti
- Behavioral Synthesis and Component Reuse with VHDL, Jerraya et.al, Kluwer Academic Publishers 1997.
Faglærer: Lasse
Veileder: Knut og Lasse
- (24) Syntetiserbar testbenk
Tandberg Television utvikler mye ny maskinvare for håndtering av høyhastighets MPEG-2 data signaler. I verifikasjonsfasen av et slikt prosjekt er det ønskelig å kunne generere egnede testdata som kan påtrykkes utstyret. Transformasjonen gjennom utstyret er kjent og responsen på utgangen kan derfor verifiseres av testgeneratoren ved å sammenligne med de sendte data. Oppgaven går ut på at en ved å benytte VHDL skal spesifisere generiske høy-nivå modeller for påtrykk av stimuli og verifisering av respons fra et system under test (SUT). Disse modellene skal kunne settes sammen til en testbenk som lar seg syntetisere for implementering i en FPGA. Testbenken kan da kobles til det virkelige utstyret og teste dette i sann tid. Det skal legges vekt på at modellene har et høyt abstraksjonsnivå i forhold til arkitekturen den skal implementeres på, modellene skal kunne settes sammen og syntetiseres raskt. Da en benytter VHDL, vil modellene også være egnet for verifisering og simulering av FPGA design. Kandidaten bør ha god kjennskap til VHDL og FPGA teknologi. Utvikling av egen maskinvare for utprøving av testbenk kan være aktuelt, men Tandberg Televisions eksisterende maskinvare kan også tenkes brukt.Faglærer: Pauline, Gunnar eller Lasse
Veileder: Jarle Johnsen, Tandberg Television ASA, Lysaker. E-mail: jarle.johnsen@tandbergtv.no, tlf: 6711 6245
Har meldt interesse: Stein Kjølstad (prior-6)
Merk at det også under pkt. "(B) evolusjonær maskinvare" er oppgaver der konstruksjon med FPGA er et viktig element.
- (25) SDI generering
I dag benyttes digital video mer og mer i studiosammenheng. Formatet som er valgt er SDI (Serial Digital Interface). Bitrate som brukes er 270 Mbit/s. Det finnes spesialiserte kretser som sender og mottar SDI, men man ser at det i dag er mulig å benytte programmerbare kretser for å løse denne oppgaven. Oppgaven går ut på å studere SDI spesifikasjonen. Deretter skal man foreslå hvordan sending av SDI signaler kan gjøres ved å benytte dagens FPGA teknologi. Dersom tiden tillater det skal man demonstrere dette ved å benytte en egnet krets.Faglærer: Pauline, Gunnar eller Lasse
Veileder: Ivar Rognstad, Tandberg Television ASA, Lysaker. E-mail: ivar.rognstad@tandbergtv.no, tlf. 6711 6231
Har meldt interesse: Tor A. Olaussen (prior 2). Stein Kjølstad (prior-2). Espen Tislevoll (prior-2) Thomas Jøndal (prior-4) - (26) Prototype på Hyttevakt (hemmelig)
Med utgangspunkt i et eller flere av de mindre datamaskinsystemer utviklet av ansatte og studenter ved studieretning datamaskiner i de siste årene (som PINBOX-95, PCI-kort++, hysteRISC og Labkort-GT-007) skal det spesifisers og utvikles en prototype på det hemmelige konseptet "hyttevakt" presentert muntlig for våre studenter en sen kveld i forrige studieår. Oppgaven vil i større grad kunne tilpasses stundentens ønsker og kompetanse enn de utålmodige investorers frynsete og kortsiktige ønsker.Faglærer og veileder: Lasse
Har meldt interesse: Morten Hartmann og Rune Nakim og Thomas Jøndal i gruppe (prior-1) Morten Skoglund (prior-2) - (27) Teletekst prosessor
DVB har laget en spesifikasjon for overføring av VBI (Vertical Blanking Interval)-data i MPEG-2 transportstrømmer. Basert på dagens FPGA teknologi ønsker en å vurdere mulighetene for å implementere et digitalt design som kan utføre en konvertering av VBI-data i et PAL video signal til en DVB MPEG-2 transportstrøm. Høsten 1998 ble det gjennomført en diplomoppgave ved Tandberg Television som teoretisk studerte alternative algoritmer for punktprøving og A/D konvertering av et analogt video signal. Oppgaven går ut på å vurdere disse algoritmene samt foreslå eventuelle forbedringer. Det digitale signalet skal bearbeides ved at data fra VBI dekodes og ekstraheres. Ekstraherte data skal behandeles slik at de kan settes inn i en MPEG-2 transportstrøm i henhold til DVB spesifikasjonen. Det er forskjellige typer formater som skal håndteres, bl.a TeleTekst, TimeCode, Wide Screen Signalling og Video Programming System. Valgt løsning skal demonstreres ved å implementere algoritmen i en Xilinx 4010 FPGA. Oppgaven krever studie av generell oppbygning av videosignaler, teletekst-standarden (ITU-R Rec 653 system B) og MPEG-2 transportstrømmer.Faglærer: Pauline eller Gunnar
Veileder: Jarle Johnsen, Tandberg Television ASA, Lysaker. E-mail: jarle.johnsen@tandbergtv.no, tlf: 6711 6245
Har meldt interesse: Stein Kjølstad (prior-3), Mathis Landsverk (prior-3) - (28) Logic analyzer implemented with dynamically reconfigurable hardware.
(Oppgaven er utarbeidet sammen med Ketil Skjerve og Svenn Ivar Svendsen, og er forbeholdt dem.)
The task is to specify, design, implement and test a logic analyzer module for use in an In-Circuit Emulator. The module should be based on an FPGA/MCU solution. The following items should be part of the specification:- The FPGA should be dynamically reconfigurable while the system is running.
- The module should have hot-swap capabilities.
- The module should have self-test capabilities.
- All programmable parts of the module should be ISP programmable.
- All parts of the module (HW/SW/FW) should have an ID and revision system.
- Use of a high level design language like VHDL for FPGA design.
- Use of a Real-Time Kernel (RTK) and C for SW/FW development.
Faglærer: Pauline eller Lasse
Veileder: Terje Frostad, Atmel Norge.
Har meldt interesse: Ketil Skjerve og Svenn-Ivar Svendsen
[Toppen av siden] [ Tilbake til DM-gruppas hjemmeside ]
Last modified: Wed Jun 2 13:37:19 MET DST 1999